

PAT-NO:

JP355065473A

DOCUMENT-IDENTIFIER: JP 55065473 A

TITLE:

NONVOLATILE SEMICONDUCTOR

MEMORY DEVICE

PUBN-DATE:

May 16, 1980

INVENTOR-INFORMATION:

NAME

SATO, NOBORU

ASSIGNEE-INFORMATION:

NAME

**COUNTRY** 

**NEC CORP** 

N/A

APPL-NO:

JP53139692

APPL-DATE:

November 13, 1978

INT-CL (IPC): H01L029/78, G11C011/40, H01L027/10

US-CL-CURRENT: 257/E29.309, 438/278, 438/396, 438/694, 438/763, 438/FOR.385, 438/FOR.395

## ABSTRACT:

discharge

PURPOSE: To make write and erase feasible at low voltage and also to prolong memory retention period by forming tungsten oxide in molecularity on the interface of SiO<SB>2</SB> film and Si<SB>3</SB>N<SB>4</SB> film.

CONSTITUTION: Tungsten oxide is chiefly WO<SB>2</SB> or WO or a mixture thereof. These are distributed on the interface of SiO<SB>2</SB> film 4 and Si<SB>3</SB>N<SB>4</SB> film 5 at 8&times:10<SP>14</SP>&sim;2&times;10<SP>16</SP> atoms/cm<SP>3</SP> or so. Tungsten oxide is strong in bonding strength with the films 4, 5, and from raising temperatures of an Si substrate 1 up to 780∼820°C at forming the Si<SB>3</SB>N<SB>4</SB> film 5, a better crystallinity is obtainable for SiO<SB>2</SB> film 4. A resistivity of the Si<\$B>3</\$B>N<\$B>4</\$B> film is thus improved, a stored charge is prevented from leaking to the gate terminal side, thereby prolonging a memory retention period. Further the

injected from the substrate 1 is caught at a large unit of the interface of the

films 4, 5 and thus prevented from being distributed in the film 5. Write or erase efficiency is therefore improved and a low-voltage high-speed operation is secured.

COPYRIGHT: (C)1980, JPO& Japio

(3) 日本国特許庁 (JP)

①特許出願公開

# ⑫公開特許公報(^)

昭55-65473

50)nt. Cl.3

織別記号

庁内整理番号 6603--5F **砂公開 昭和55年(1980)5月16日** 

HOLL 29/78 G 11 C 11/40 HOLL 27/10

1 0 1 7010—5 B 7210—5 F 発明の数 1 審査請求 未請求

(全 3 頁)

## 60不掉発性半導体記憶装置

创特

顧昭53-139692

4083820481

砂出

額 昭53(1978)11月13日

炒発 明 者 佐藤昇

東京都港区芝五丁目33番1号日

本電気株式会社内

切出 願 人 日本電気株式会社

東京都港区芝5丁目33番1号

⑩代 理 人 弁理士 井出直孝

#### 剪 翻 看

### 1. 発明の名称

不探免性半導体能体藥質

#### 2. 特許数求の処理

(1) シリコン半帯体素板上にシリコン酸化膜をよびシリコン製化膜からなる二層 絶縁層を備えた不 類類性半導体配線数数において、上記シリコン酸 化賦と上記シリコン家化膜との界面に酸化タング ステンが分子状に形成された特徴を特徴とする不 揮発性半導体記憶数置。

#### 4 発射の辞細な説明

本発明はシリコン半導体兼核上にシリコン酸化 終わよびシリコン酸化族からなる二階絶縁膜を偶 えた保治 (以下「XNOB」 (Metal - Bilicon Nitrido - Bilicon Oxido - Bilicon)という。) の半導体配収換性の改良に調する。

近年、絶紋ゲートは昇効果トランジスタ(IG PBI)のテャンネル上のゲート絶鉄膜中で、電 研を細胞単位に繋状することにより生じる関値変化を利用した中等体配機装置が開発されている。 200日構造による中等体装置もとの一様であつて、ゲート電極と悲极間、あるいはゲート電気と チャンネル間に、電圧を加えることにより捕獲を 前の極性また性量が変えられる絶縁ゲート電界効果不揮発性メモリトランジスタを備えている。

特阳 昭55-65473 (2)

従つて一定の角去は圧では十分に有去できなくな

これを改良するため、二般絶扱終の界面にタン クステン原子を挿入する技術が開発された。これ によれば、非国の撤離単位が大きくなり、他們が シリコン強化膜に炎柔く入る前に、この界面で容. 抗されることにたる。從つて消去効率は非常に良 くせる。しかレシリコン衆化艇はタングステンと の始合力が弱く、シリコン競化膜の結晶性も悪く なつて、智型電荷がゲート電視側にリークする類 象が生じるととがある。とれは不揮発性能収累子 としては乾さしくない。

本発明はとれる改良するもので、界面の船履路 位を大きくするとともに、若似色荷がゲート巡復 伽にサークすることのない英健でおつて、低電圧 曾込かよび消去を可能とし、 能は殺神時間の畏い 経過を提供するととを目的とする。

本発明は、シリコン酸化酸とシリコン盤化酸と の昇面に敵化タングステンが分子状に形成された 森森を将改とする。

ホールの羽台にも突厥するととができる。

次に契施例図回により説明する。

問は、本発明実施例のリメロの構造半導作数能 の断面構造図である。例で、1はシリコン基板、 2はソース関係、3はドレイン駕底を示す。4は シリコン酸化酸、5 はシリコン型化収である。6 はアルミニウムのゲート電框である。シリコン酸 化膜4とシリコン領化膜5との間に、酸化タング ステン1が分子状に配配形成されている状態を示 ナ。 放化タングステンプの設定は1×10<sup>45</sup> ctm/dd 程度である。

との例では酸化タングステン原子が、シリコン 強化調あるいはシリコンが化膜の頭質を低減させ ることなく、良好な結果が得られた。情報の配は 保持時間が長くなり、後れた不得発性記憶装置が 羽られるととがわかつた。この雄造によれば、昭 低供持時間が10 年程配の旋栓を得るととも可能 とはんられる。

ことに飲化タングステンとは主として♥Osであ り、またはW02 もしくはW0 またはこれらの2以 上の孤合物である。また分子状とは、1×10<sup>54</sup>~ 1 × 10<sup>16</sup> atm/dl、好ましく社 8 × 10<sup>14</sup>~2 × 10<sup>15</sup> atm/d の分布状態をいう。

酸化タンクステンはシリコン酸化膜およびシリ コン選化膜との結合力が大きいので、前述の矢点 は大きく改善される。シリコン既化膜を形成する 民階で、シリコン整板の画度を 780 ~ 820 C 税度 に上げると、シリコン紋化膜の結晶性を良くする ことができる。これによりシリコン製化駅の抵抗 率が減くなり、非験関析がゲート関係個へリーク **することがなくなり、犯悔時間が長くをる。また** シリコン茶板から注入される低荷は、シリコン腺 化膜とシリコン窓化膜との界面にある大きな捕獲 难位で捕獲され、シリコン窓化殿の中に分布する よりなことが防止される。従つて曾込あるいは簡 去効率がよくなり、低電圧如作かよび高速動作が 可能となる。

本殊別は磐稜電荷がエレクトロンの場合にも、・

4. 図師の簡単な説明

際は本発明契約約半減体装成の報道を示す順筋

1 … シリコン 蕃板、 2 … ソース、 5 … ドレイン、 4 … シリコン数化膜、 5 … シリコン強化膜、 6 … T ルミニウムゲート電視、 7 …酸化タングステン。

> 特許出版人 日本電気株式会社 代理人 弁职士 井 出 道 举

特照 昭55-65473(3)

